您好!欢迎访问东莞市叶知秋敏芯科技有限公司的网站! 返回首页 | 在线留言 | 联系我们
4行业资讯
您的位置: 首页 ->  行业资讯 -> 厚膜混合集成电路简介

厚膜混合集成电路简介


厚膜混合集成电路:是用丝网印刷和烧结等厚膜工艺在同一基片上制作无源网络,并在其上组装分立的半导体器件芯片或单片集成电路或微型元件,再外加封装而成的混合集成电路。

特点

元件参数范围广、精度和稳定度高、电路设计灵活性大、研制生产周期短,适合于多种小批量生产。在电性能上,它能耐受较高的电压、更大的功率和较大的电流。

制造工序

包括:电路图形平面化设计、电路基片及浆料选择、丝网印刷、高温烧结、激光调阻、表面贴装、电路测试、电路封装、成品测试、入库。

•电路图形的平面化设计:逻辑设计、电路转换、电路分割、布图设计、平面元件设计、分立元件选择、高频下寄生效应的考虑、大功率下热性能的考虑、小信号下噪声的考虑……

•电路基片及浆料的选择:制作厚膜混合集成电路通常选择 96%的氧化铝陶瓷基片(特殊电路可以选择其它基片),浆料一般选择美国杜邦公司。美国电子实验室。日本田中等公司的导带。介质。电阻等浆料。

•丝网印刷:使用印刷机将各种浆料通过制作好电路图形的丝网印刷在基片上。

•高温烧结:将印刷好的基片在高温烧结炉中烧结,使浆料与基片间形成良好的熔合和网络互连,并使厚膜电阻的阻值稳定。

•激光调阻:使用厚膜激光调阻机将烧结好的电路基片上印刷厚膜电阻阻值修调到规定的要求。

•表面贴装:使用自动贴装机将外贴的各种元器件和接插件组装在电路基片上,并经再流焊炉完成焊接,包括焊接引出线等。

•电路测试:将焊接完好的电路在测试台上进行各种功能和性能参数的测试。

•电路封装:将测试合格的电路按要求进行适当的封装。

•成品测试:将封装合格的电路进行复测。

•入库:将复测合格的电路登记入库。

基片

在厚膜混合集成电路当中,基片是最为重要的部分,是浆料、外贴元件的基座,在垫性能上是绝缘材料。如果电路的功率较大,基片还能够发挥散热的功能。在厚膜混合集成电路当中,基片应当具备稳定度高、相容性好、热导系数高等特点。在厚膜混合集成电路当中, 绝大多数的基片材料都是氧化铝陶瓷或氧化铍。

厚膜导体

在厚膜混合集成电路中,厚膜导体是一个十分重要的结构组成,具有连接元件、引出电阻器、作为分立元

件连接区、厚膜电容电极等作用。厚膜混合集成电路中一般使用的导体浆料主要是钯银材料,其材料有良好的附着性、可焊性和抗焊料侵蚀性,但是因为材料含银,稍微有点银的迁移性,且线焊性能不佳。而在一些精度较高的电路中,使用金浆料,其具有极好的线焊性和低电阻,但价格昂贵且焊接性能不好。

厚膜电阻就是由厚膜电阻浆料支撑, 阻值范围宽且性能稳定TCR<±100ppm/℃,阻值漂移△R 在0.1~0.5%范围内,能够调合形成中等的片式电阻率。在保护厚膜电阻性能参数免受外部环境影响、布线导体多层化需要用到厚膜介质浆料。

可靠性问题

不同应用环境应力下,影响HIC可靠性的主要问题可归结为以下六大类:1)有源器件的可靠性问题;2)内引线键合可靠性问题;3)沾污引起的可靠性问题;4)衬底基片可靠性问题;5)封装可靠性问题;6)其他可靠性问题。

有源器件的失效主要指混合集成电路中半导体器件的失效,HIC中的半导体器件除了其自身固有的可靠性问题之外,还引入一些新的可靠性问题,主要包括:1)弱的/边缘性的元件;2)漏检;3)沾污;4)线焊不良;5)芯片烧结/粘接不良。

内引线键合(包括焊接)的互连失效是混合集成电路的第二种最大失效类别。可能原因:印刷导带之前基片清洗不当、烧结工艺(烧结曲线及烧结气氛)控制不当、焊接时温度过高或时间过长形成金属化合物等。

沾污引起的混合集成电路失效同样也是混合集

成电路的主要失效类别,例如,微量的离子沾污可能引起半导体器件、衬底导带和键合丝的失效;来自环氧导电胶、锡焊、键合和封装的导电颗粒会引起电路中导体之间的短路……

衬底基片失效实质上可以分为机械失效和电气性能失效。其中,机械失效主要包括基片裂纹、碎裂或者断裂,大多需要通过优化工艺解决;电气失效通常是南于电路版图设计不当和工艺缺陷造成金属化图形电开路或者短路引起的。

网站首页 丨 关于我们 丨 产品展示 丨 荣誉资质 丨 企业形象 丨 新闻动态 丨 行业资讯  丨 在线留言 丨 联系我们
东莞市叶知秋敏芯科技有限公司 版权所有 粤ICP备2024332413号 技术支持:东莞网站建设 [Bmap] [Gmap]
地址:东莞市谢岗镇望河街18号A1栋二楼 联系人:18922875680/陈先生 访问量:
*本站相关网页素材及相关资源均来源互联网,如有侵权请速告知,我们将会在24小时内删除* [后台管理]